Libertonia || Comments || Una opinión sobre el G5


Portada · Todo · Software Libre · Desarrolladores · Comunidad · Internet · Tecnología · Meta · Diarios

Una opinión sobre el G5 | 44 comentarios (42 temáticos, 2 editoriales, 0 ocultos)

Los dichosos 64 TB de los Intel (3.00 / 1) (#35)
por jorginius ("jorginius" en Google Mail) a las Thu Jul 10th, 2003 at 09:49:35 PM CET
(Información Usuario) http://www.rodriguezmoreno.com

Pero tú estás incurriendo en el error de multiplicar los 4 GB del los 32 bits por los 16K selectores para obtener un teórico espacio de direccionamiento de 64 TB. En realidad cada selector apunta a un descriptor que define un segmento que no puede salirse de los 32 bits de dirección efectiva

A ver, que me parece que uno de los dos se está perdiendo :-).

En el registro selector de segmento (de 16 bits) tienes los primeros 13 como índice de la tabla de descriptores de segmento, lo cual nos da que hay 8k entradas. Como cada proceso puede usar su LDT o la GDT, tenemos en total 16k entradas disponibles (de las cuales 8K son propias del proceso y 8K son globales).

Cada entrada contiene un descriptor. Los descriptores son de 64 bits, 32 bits para indicar la base y 20 bits para indicar el offset, lo que nos daría segmentos de como máximo 1MB (20 bits), pero como el límite puede expresarse en páginas (de 4 KB, es lo que se conoce como segmentacion paginada), tenemos segmentos de hasta 4 GB, y 4 GB por 16 K entradas dan los 64 TB (32 TB serián compartidas por todos los procesos del sistema y 32 TB estan disponibles como espacio virtual de cada proceso).

Eso es así en el 486 al menos.

Lo que te estoy contando es así desde el 386 (486 incluido). El espacio de direccionamiento virtual no cambia del 386 al 486. Lo que es "novedoso" (Pentium Pro, II, III, etc) son los 64 GB de memoria física direccionable.

Otra característica novedosa que se introduce con el Pentium Pro es que los micros Intel a partir de ahí son RISC. Son micros híbridos que leen instrucciones CISC pero que sólo ejecutan instrucciones RISC: hay un paso de traducción previo y a nivel de microarquitectura se pasa de una unidad microprogramada a una cableada. AMD fue pionera en x86 con esta técnica, en sus chips de 5º generación con tecnología RISC86 Intel tuvo algunos problemas al principio: en el Pentium Pro, la traducción era realmente ineficiente para el código de 16 bits, cosa que no ocurria en los micros de AMD.

Sólo lo comento porque la gente sigue asociando CISC con x86 y RISC con Macs o PowerPC. Igual que lo del límite de 4GB físicas, eso ya es algo del pasado.

Lo mismo nos estamos pasando al discutir aquí este tema tan técnico y tan trivial.

Ahora mismo no tengo nada mejor que hacer :-) y sabiendo el tipo de parroquianos que se juntan por estos lares, no creo que a nadie le suene a chino.

[ Padre ]

Others have rated this comment as follows:

Envite

Una opinión sobre el G5 | 44 comentarios (42 temáticos, 2 editoriales, 0 ocultos)

Menu

· crear cuenta
· FAQ
· búsqueda
· Fuentes de Noticias

Login


Nueva cuenta
Usuario:
Contraseña:

Todas las Marcas Registradas y copyrights de esta página son propiedad de sus respectivos dueños.
Los comentarios son propiedad del que los escribe.
Los iconos de las noticias y el logotipo son propiedad de Javier Malonda.
El Resto © 2002 Escomposlinux.org y aledaños.

Puedes sindicar los contenidos de libertonia en formato RSS 1.0 y RDF 0.9. También se puede sindicar la cola de envíos pendientes de moderación.

El proyecto escomposlinux.org está dedicado a la memoria de tas

crear cuenta | faq | búsqueda